Comparador en VHDL

instituto tecnológico sucre

carrera de electrónica

TEMA: COMPARADORES EN VHDL

integrantes:

• Julio Vizueta
• Michael Granja
• Lennin Farinango
• Francis Inca
• Dabbys Tiñe

Comparador

¿que es un comparador?

Un comparador compara dos entradas binarias (A y B de n bits) para indicar la relación de igualdad o desigualdad entre ellas por medio de parámetros que corresponden a las relaciones A igual B, A mayor que B y A menor que B. Cada una de estas comparaciones se activará solo cuando la relación a la que corresponde sea verdadera, es decir, su salida será 1 y las otras dos producirán una salida igual a cero.

Comparador

Comparador de 4 bits compuertas lógicas:

descripción del dataflow

En la imágen se observa el dataflow del comparador en VHDL.

Primero se incliyen las librerias a utilizar.

Declaración del (Entity) colocando las entradas y salidas del circuito.

Se procede a realizar la (arquitectura) de como quedara el circuito comparador y el comportamiento de las salidas.

descripción del test bench

En la imágen se observa el test bench del comparador en VHDL.

Primero se incliyen las librerias a utilizar.

Se realiza el (Port) para las entradas y salidas.

Se procede a escribir el signal de las entradas y salidas, luego se añade también el (port map).

descripción del test bench

En la imágen se observa el test bench del comparador en VHDL.

Por último se añade los estimulos en las entradas para que el circuito compare y nos de que numero es mayor, menor o igual.

descripción del RTL Y SIGNAL

Esquema RTL:

En el esquema se observa las entradas (A y B), que en este caso van a ser dos numero de 4 bits, estas señales van a entrar y se compararan a traves de los tres circuitos (=, > y <).Caso 1: Se dara cuando la señal A sea igual a la señal B y la salida con el nombre (igual) tomara el valor de 1. Caso 2: Se dara cuando la señal A sea mayor que la señal B y la salida con el nombre (mayor) tomara el valor de 1. Caso 3: Se dara cuando la señal A sea menor que la señal B y la salida con el nombre (manor) tomara el valor de 1.

descripción del SIGNAL

Como podemos observar lo siguiente la señal A que entra en el circuito que va a ser igual también la señal entra el circuito mayor , al circuito que va a ser menor la señal a va a ingresar s los tres igual que la señal B que ingresa a los tres al igual , mayor y menor como podemos observar las entradas entran a cada uno y dependiendo el valor que tengan A y B las salidas va a ser mayor , menor o igual.

simulación

A continuación mostramos el funcionamiento correcto de la simulación ya implementada, como lo mencionamos anteriormente en el código de 4 bits. Cabe recalcar que la simulación corre a 50ns.

Tenemos tres casos para este circuito:

EN EL SEGUNDO CASO TENEMOS QUE:

EL PRIMER CASO ES CUANDO:

EN EL TERCER CASO TENEMOS QUE:

SIMULACIÓN

Por ultimo observamos la simulación con números decimales:

SIMULACIÓN

Con números binarios:

SYNTHESIS

El proceso de generación de una representación en puertas lógicas de una descripción en VHDL se denomina síntesis

SYSTHESIS COMPLETED

Run Implementation La implementación de nuestro código dentro del programa En el Open Synthesized Design nos va a dar las novedades o vamos a ver como se encuentra las síntesis . En el View Reports aquí vemos lo que nos dan los datos o el estatus de como se encuentran cada una de las partes de nuestro archivo.

SYNTHESIS

Para poder realizar la síntesis es necesario que en cada paso el circuito realizará una función que se traduce en la transferencia de unos datos entre los registros que correspondan, así como, evaluar ciertas condiciones para pasar al siguiente paso.

VIEW REPORTS

Podemos ver un reporte de todo lo que hemos hecho a lo largo de nuestro programa y es sumamente importante ver como se encuentra nuestra conexión y de las síntesis ya que podemos hacer cualquier tipo de corrección si hay errores en las conexiones o en el tiempo etc.

SCHEMATIC

Una de las características más importantes de un lenguaje de descripción hardware es la posibilidad de generar un circuito físico a partir de una descripción de RTL o de comportamiento. Si todo esta bien podemos ver el implementation, en el que vamos a ver todo lo que ira en la parte interna de nuestro comparador de 4 bits, tenemos las entradas y salidas.

I/O PORT PROPERTIES

Podemos dar clic en cada una de las etiquetas y nos va a aparecer toda la configuración, como vemos en la primera etiqueta que es la entrada (A) nos indica como esta conformada esta y como tiene para poder ingresar un numero binario de 4 bits y compararlo con el otro número binario que estaría en la entrada (B) y mostrarnos un resultado en la salida de acuerdo al tipo de operación que se de, así como nos indica la manera de como esta configurado cada uno de los componentes que conforman nuestro comparador de 4 bits.

BITSTREAM

¡GRACIAS!